20春学期《数字电子技术基础Ⅰ》在线平时作业1 试卷总分:100 得分:100 一、单选题 (共 20 道试题,共 80 分) 1.为实现将JK触发器转换为D触发器，应使( )。 A.{图} B.K=D{图} C.J=K=D D.J=D，{图} 2
20春学期《数字电子技术基础Ⅰ》在线平时作业1
试卷总分:100 得分:100
一、单选题 (共 20 道试题,共 80 分)
1.为实现将JK触发器转换为D触发器，应使( )。
A.{图}
B.K=D{图}
C.J=K=D
D.J=D，{图}
2.某存储器容量为 32K * 16位，则（ ）
A.地址线为32根，数据线为16根
B.地址线为16根，数据线为32根
C.地址线为15根，数据线为32根
D.地址线为15根，数据线为16根
3.当74LS148的输入端按顺序输入11011101时，输出为（ ）。
A.110
B.101
C.010
D.001
4.以下电路中常用于总线应用的有（ ）
A.漏极开路门
B.TSL门
C.OC门
D.CMOS与非门
5.对于T触发器，若原态 Qn=0，欲使新态Qn+1=1 ，应使输入T= ( )。
A.以上都不对
B.Q
C.1或/Q
D.1
6.由555定时器构成的单稳态触发器，若电源电压为Vcc=+6V，则当暂稳态结束时，定时电容C上的电压{图}IK2ES])5XGU.jpg}（ ）。
A.6V
B.4V
C.2V
D.0V
7.欲用4选1数据选择器实现一位同比较的功能，则D0D1D2D3的取值应为( )
A.1010
B.1001
C.0110
D.0101
8.将TTL与非门作非门使用，则多余输入端应做________处理。
A.部分接高电平，部分接地
B.部分接地，部分悬空
C.全部接高电平
D.全部接地
9.用二进制异步计数器从0做加法，计到十进制数178，则最少需要（）个触发器。
A.8
B.7
C.6
D.2
10.寻址容量为16K×8的RAM需要______根地址线。
A.8
B.4
C.16
D.14
11.欲使JK触发器按Qn+1=Qn工作，可使JK触发器的输入端不正确的是( )。
A.{图}
K=Q
B.J=Q，{图}
C.J=K=0
D.J=0， {图}
12.N个触发器可以构成能寄存（）位二进制数码的寄存器
A.N-1
B.N+1
C.N
D.2N
13.把一个五进制计数器与一个四进制计数器串联可得到（）进制计数器
A.9
B.5
C.4
D.20
14.TTL参数由大到小排列正确的是( )
A.UOHmin、 UIHmin、 UOLmax、 UILmax
B.UOHmin、 UIHmin、 UILmax、 UOLmax
C.UIHmin、 UOHmin、 UOLmax、 UILmax
15.( )称为三极管的饱和深度
A.iC / ICS
B.iB / IBS
C.ICS / iC
D.IBS / iB
16.为使采样输出信号不失真地代表输入模拟信号，采样频率和输入模拟信号的最高频率的关系是（ ）。
A.>=2
B.<=2
C.<=
D..>=
17.图示电路完成的逻辑功能是( )
(设该电路是CMOS电路)
{图}
A.{图}
B.{图}
C.1
D.0
18.下列电路中，不属于组合逻辑电路的是( )
A.译码器
B.编码器
C.寄存器
D.全加器
19.只读存储器的类型不包括（ ）
A.ROM
B.EPROM
C.E2PROM
D..DROM
20.测得某逻辑门输入A、B和输出F的波形如图4所示，则F（A，B）的表达式为（ ）
{图}
A.{图}
B.{图}
C.F=A⊕B
D.F=AB
二、判断题 (共 5 道试题,共 20 分)
21.计数器的模是指构成计数器的触发器的个数
22.在同步时序电路的设计中，若最简状态表中的状态数为{图}KY~$M.jpg}，而又是用N级触发器来实现其电路，则不需检查电路的自启动性。（ ）
23.同步时序电路由组合电路和存储器两部分组成
24.A/D转换过程中，必然会出现量化误差。
25.一个N位逐次逼近型A/D转换器完成一次转换要进行N次比较，需要N+2个时钟脉冲。
